- Hasta 8 entradas analógicas independientes, razón de muestreo simultáneo de 200 kHz, resolución de 16 bits, ±10 V
- Hasta 8 salidas analógicas independientes, razón de actualización simultánea de 1.0 MHz, resolución de 16 bits, ±10 V
- Conexión al NI cRIO-9151 para expansión de E/S y acondicionamiento de señales a bajo costo
- 96 líneas digitales configurables hasta 40 MHz por entrada, salida, contador o funcionalidad personalizada
- FPGA de 1M/3M de compuertas con tecnología de E/S reconfigurable (RIO) para procesamiento en paralelo
- Disparo, temporización y toma de decisión interna configurables con resolución de 25 ns
DAQ inteligente es adquisición de datos multifunción que presenta procesamiento interno definido por el usuario para una completa flexibilidad en la temporización y disparo del sistema. En lugar del ASIC fijo para controlar la funcionalidad del dispositivo, DAQ inteligente utiliza un controlador de temporización del sistema basado en FPGA para hacer a todas las E/S analógicas y digitales configurables para una operación específica de aplicación. Usted puede configurar el chip FPGA al crear diagramas de bloque de LabVIEW con el LabVIEW FPGA Module de National Instruments. Su diagrama de bloques se ejecuta en el hardware, brindándole control directo e inmediato sobre todas las señales de E/S en el hardware de E/S (RIO) reconfigurable. Este proceso proporciona alto rendimiento, temporización y sincronización configurados por el usuario así como capacidad interna de toma de decisiones a rangos de hasta 40 MHz. Con DAQ inteligente y LabVIEW FPGA usted puede configurar hardware definido por el usuario para una amplia variedad de aplicaciones como control discreto y analógico personalizado, simulación, emulación digital de protocolo, prueba de razones de errores de bits, disparo flexible y otras aplicaciones que requieren de temporización y control preciso.
Los dispositivos DAQ multifunción e inteligentes de la Serie R de National Instruments tienen un FPGA con 1M o 3M de compuertas; hasta 8 entradas analógicas independientes de 16 bits; hasta 8 salidas analógicas independientes de 16 bits con razones de actualización simultáneas de hasta 1.0 MHz; y hasta 96 líneas de E/S digital configurables a rangos de hasta 40 MHz. Usted puede personalizar este dispositivo para implementar capacidades como:
- Control directo sobre la sincronización y temporización de todas las señales y operaciones - Toma de decisiones interna definida por el usuario que se ejecuta con velocidad y fiabilidad temporizadas por hardware - Configuración individual de líneas digitales como entrada, salida, contadores/temporizadores, PWM, entradas flexibles de codificador o protocolos de comunicación definidos por el usuario.
Acondicionamiento de Señales a bajo Costo y de Alto Rendimiento para la Serie R El chasis de expansión CompactRIO cRIO-9151 de la Serie R de 4 ranuras de National Instruments conecta directamente a cualquier conector digital en todos los dispositivos PXI/PCI de la Serie R y aloja hasta cuatro módulos de E/S de NI CompactRIO para acondicionamiento de señales industrial y conectividad a terminal de tornillo, BNC o D-Sub. Una variedad de módulos de E/S están disponibles incluyendo E/S digital industrial de 24 V con hasta 32 canales por módulo, lo cual es ideal para crear contadores/temporizadores industriales, relés electromecánicos, entradas de termopares de ± 80 mV, entradas analógicas de acelerómetros IEPE de ± 5 V y salidas analógicas y simultáneas de voltaje y corriente. Visite ni.com/compactrio para información actualizada sobre disponibilidad de módulos.
Diseño de Filtros Digitales y Control de Movimiento Personalizado para la Serie R utilice el NI LabVIEW Digital Filter Design Toolkit para diseñar y analizar gráficamente filtros digitales personalizados y para generar código LabVIEW FPGA para ejecutarse en hardware RIO. Con el NI SoftMotion Development Module para LabVIEW, usted puede crear su controlador de movimiento personalizado con funciones para generación de trayectoria, interpolación spline, control de posición/velocidad PID e implementación de codificador en LabVIEW FPGA.
|
|